Ingeniero/a Departamento I+D (Procesado de Senal en FPGAS) Ubicacion: Vigo Publicada el 2 de diciembre de 2024 COMPANIA TECNOLOGICA con 30 anos de contrastada experiencia en el DISENO y FA ICACION de EQUIPOS de TELECOMUNICACIONES y lio reconocimiento internacional, necesita incorporar a un/a INGENIERO/A para el departamento de I+D para PROCESADO DIGITAL de SENALES en FPGAS, en OURENSE y/o VIGO. Jornada COMPLETA. FLEXIBILIDAD horaria. Interesante PAQUETE RETRIBUTIVO segun valia. DISENO y DESARROLLO de SISTEMAS basados en FPGA y SoC en el co de PROCESADO de SENALES para COMUNICACIONES. Diseno de HARDWARE DIGITAL y ANALOGICO : diseno de esquematico, puesta a punto y PRUEBAS a partir de PROTOTIPOS. Diseno y desarrollo de INTERFACES entre FPGA y PERIFERICOS. INTEGRACION de BLOQUES y ALGORITMOS en sistemas completos. Requisitos minimos Formacion en INGENIERIA de TELECOMUNICACIONES, Ingenieria en ELECTRONICA INDUSTRIAL y AUTOMATICA o similar. Experiencia minima de entre 8 y 15 anos desempenando labores similares. Experiencia en la IMPLEMENTACION de HARDWARE y SOFTWARE mediante SISTEMAS EMBEBIDOS sobre FPGA y SOCS. Conocimientos y experiencia en DISENO de SISTEMAS de COMUNICACIONES DIGITALES (RF, IQ, DOMINIO TIEMPO/FRECUENCIA, MODULACIONES, MUESTREO DE SENALES ANALOGICAS, ETC.). Conocimiento y experiencia en desarrollo hardware, incluyendo la puesta en marcha de PCBS y DEPURACION de HARDWARE DIGITAL. Conocimientos y experiencia en VHDL y en herramientas de COMPILACION de XILINX, asi como en METODOLOGIAS de depuracion de sistemas en FPGA. Conocimientos de C/C++. Conocimientos de INTERFACES y BUSES de COMUNICACIONES. Carnet de conducir y vehiculo propio. Residencia en la zona de OURENSE y/o VIGO o cercanias y/o posibilidad de cambio de residencia. #J 18808 Ljbffr